Low-K(低介电值)与封装面临的挑战
摘要
为降低R(电阻)C(电容)延迟,增加元件速度,从0.13微米制程起,采用铜制程、Low-K材料成为必要技术,但Low-K的机械强度较差、热膨胀系数较高,不同温度的制程对金属内连线产生的热应力,可能会引发后段封装连线制程失败,Flip Chip、Gold Ball Bonding、Aluminum Wedge Bonding在未来都可能为Porous Ultra Low-K材料铜双嵌刻制程封装解决方案。
为降低R(电阻)C(电容)延迟,增加元件速度,从0.13微米制程起,采用铜制程、Low-K材料成为必要技术,但Low-K的机械强度较差、热膨胀系数较高,不同温度的制程对金属内连线产生的热应力,可能会引发后段封装连线制程失败,Flip Chip、Gold Ball Bonding、Aluminum Wedge Bonding在未来都可能为Porous Ultra Low-K材料铜双嵌刻制程封装解决方案。
© 2024 拓墣科技 及/或 集邦科技(集邦咨询顾问(深圳)有限公司) 版权所有